DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

03559297 \*\*Image available\*\*
DIGITAL SOUND SOURCE DEVICE AND EXTERNAL MEMORY CARTRIDGE USED THEREFOR

PUB. NO.:

03-222197 [JP 3222197 A]

PUBLISHED:

October 01, 1991 (19911001)

INVENTOR(s): NAKAGAWA KATSUYA

YAMATO SATOSHI TANAKA HIDEKI

APPLICANT(s): NINTENDO CO LTD [352321] (A Japanese Company or Corporation),

JP (Japan)

APPL. NO.:

02-016473 [JP 9016473]

FILED:

January 26, 1990 (19900126)

## **ABSTRACT**

PURPOSE: To lighten the burden of a CPU, and to realize rapid processing by reading continuously a storage data string until a stop code is read under CPU- control based on the program data of a memory, and outputting it through a register.

CONSTITUTION: An address decoder 15, a control register 18, and a read write control circuit 20, etc., are controlled as required correspondingly to an operation mode through the CPU 11 according to a program read out of the program data storage area of a semiconductor memory 14, and a write signal W is supplied to the data register 16 of a buffer circuit. Then, the quantized data string of the memory 14 is read continuously according to addresses A0 to A15 from the CPU 11 to an address bus 12 until the stop code is read, and is accumulated in the register 16, and sound source information is outputted through a D/A converter 17. Through this configuration of a few processing steps, the burden of the CPU can be lightened, and processing speed can be increased.

## 9日本国特許庁(JP)

## ⑩特許出頭公開

❷公開 平成3年(1991)10月1日

# @ 公 開 特 許 公 報 (A) 平3-222197

@Int.Cl. 5 識別記号 庁内整理番号 27/00 C G 11 C 7131-5B A 63 F 9/22 E 8102-2C G 10 K 15/04 302 8842-5D 301 G 11 C 5/00 7131-5B

審査請求 未請求 請求項の数 4 (全12頁)

**図発明の名称** デイジタル音源装置、およびそれに用いられる外部メモリカートリッジ

②特 願 平2-16473

❷出 願 平2(1990)1月26日

@発 明 者 中 Ш 克 京都府京都市東山区福福上高松町60番地 任天堂株式会社 明 京都府京都市東山区福稲上高松町60番地 任天堂株式会社 720発 者 大 和 鮾 内 勿発 明 者  $\blacksquare$ 英 樹 京都府京都市東山区福稲上高松町60番地 任天堂株式会社

创出 願 人 任 天 堂 株 式 会 社 京都府京都市東山区福稲上高松町60番地

#### 明細書

#### し、発明の名称

ディジタル音源装置、およびそれに用いられる 外部メモリカートリッジ

#### 2、特許請求の範囲

(I) ディジタル的に情報を処理するための中央 処理装置、

前記中央処理装置に接続されるアドレスパス、 前記中央処理装置に接続されるデータパス、

前記アドレスパスならびに前記データパスに接続され、所定のアドレス空間に量子化データを記憶するための量子化データ記憶エリアと、前記中央処理装置からのアクセスに応じて少なくとも量子化データを読出制御するためのプログラムデータを記憶したプログラムデータ記憶エリアとを含む半導体メモリを備え、

前記半導体メモリは、前記量子化データ記憶エリアには一連の音を発生するための複数の量子化データ列として記憶しかつ当該量子化データ列の最後のアドレスに終了コードを記

憶しておき、プログラムデータ記憶エリア内の或るアドレスには或るアドレス範囲の量子化データ 列の読出開始アドレスを指定するための読出開始 アドレスデータを記憶しておき、

さらに、前記データバスに接続され、書込信号が与えられる毎にデータバスから与えられる各量 子化データを順次一時記憶するための一時記憶手 段、

前記アドレスパスに接続され、前記中央処理装置から前記半導体メモリに与えられるアドレスデータが前記量子化データ記憶エリアを指定するものであることを検出する検出手段、

前記データパスに接続され、前記検出手段の出力がある毎に書込信号を発生して前記一時記憶手段に与えかつ前記終了コードを検出したとき書込信号の発生を停止する書込制御手段、および

前記一時記憶手段に一時記憶されている量子化 データを順次アナログ信号に変換するディジタル /アナログ変換手段を備えた、ディジタル音源装置。 (2) 前記書込制御手段は、終了コードを検出する終了コード検出手段を含み、さらに終了コード検出手段の出力に応答して前記中央処理装置に割込信号を与えて前記量子化データ記憶エリアをアドレス指定するのを禁止させる禁止手段を含む、請求項第1項記載のディジタル音顔装置。

(3) 前記半導体メモリは、前記中央処理装置に画像表示のための演算処理を実行させるための画像処理データをさらに記憶し、

前記中央処理装置は、前記書込制御手段の禁止手段から割込信号が与えられたことに応答して画像処理データに基づく画像表示のための演算処理の実行に切り換える、請求項第2項記載のディジタル音級装置。

(4) ディジタル的に情報を処理するための中央処理装置と、中央処理装置にそれぞれ接続される第1のアドレスパスならびに第1のデータバスと、第1のアドレスパスならびに第1のデータバスに接続されるコネクタとから構成される情報処理装置に対して登脱自在な外部メモリカートリッジを

装着することによってディジタル的に音を発生するディジタル音源装置に用いられる、外部メモリカートリッジであって、

所定のアドレス空間に量子化データを記憶するための量子化データ記憶エリアと、前記中央処理装置からのアクセスに応じて少なくとも量子化データを読出制御するためのプログラムデータを記憶したプログラムデータ記憶エリアとを含む半導体メモリを備え、

前記半導体メモリは、前記量子化データ記憶エリアには一連の音を発生するための複数の量子化データ列として記憶しかつ当を記せてデータ列の最後のアドレスに終了コードを記憶しておき、プログラムデータ記憶エリア内の電子化デルスには或るアドレス範囲の量子化データ列の読出開始アドレスを指定するための読出開始アドレスデータを記憶しておき、

さらに、前記コネクタに著脱自在とされ、コネクタに差し込まれた際に前記第1のアドレスバスならびに前記第1のデータバスに接続される複数

の端子部と、各端子部を介して第1のアドレスパスならびに第1のデータパスを前記半導体メモリに接続するための第2のアドレスパスならびに第2のデータパスが形成された基板、

前記基板上に装着されかつ前記第2のデータバスに接続され、客込信号が与えられる毎に第2のデータバスから順次与えられる各量子化データを 順次一時記憶するための一時記憶手段、

前記第2のアドレスパスに接続され、前記中央 処理装置から前記半導体メモリに与えられるアド レスデータが前記量子化データ記憶エリアを指定 するものであることを検出する検出手段、

前記第2のデータバスに接続され、前記検出手段の出力がある毎に前記一時記憶手段に書込信号を与えかつ前記終了コードを検出したとき書込信号の発生を停止する書込制御手段、および

前記一時記憶手段に一時記憶される量子化データを順次アナログ信号に変換して、前記基板の端子部を介してアナログ信号を出力するディジタル
/アナログ変換手段を備えた、ディジタル音源装

置に用いられる外部メモリカートリッジ。

#### 3、発明の詳細な説明

#### (産業上の利用分野)

この発明は、ディジタル音源装置およびそれに 用いられる外部メモリカートリッジに関しまる外部メモリカートリッジに関果音が、 育に関する量子化データをメモリに記憶しての 音に関する量子化データに基づいて音を出力するための アナログ信号を発生するディジタル音源装置と、 それに用いられる外部メモリカートリッジに関す るものである。

#### (従来技術)

従来、ディジタル音源装置としては、第6図に示す回路が知られている。図において、中央処理装置(以下「CPU」)1には、アドレスス2 およびデータバス3を介して音源となる量子化・クを記憶した半導体メモリ「以下「メモリ4に記憶されている量子化データを読出してディジタル/アナログ変換することにより、音を出力するため

のアナログ信号を発生する場合は、次のような処理によって行われる。

まず、第1ステップにおいて、CPU1は並る 音を発生するための最初の量子化データを記憶し ている番地のアドレスデータをメモリ4に与える と同時に、読出信号Rをハイレベルとすることに より、最初の量子化データを読出し、これをアキ ュムレータしaにロードする。第2ステップにお いて、CPU1はデータレジスタ6を指定するア ドレスデータを発生してアドレスデコーダに与え た後、書込信号Wを出力するとともに、アキュム レータlaにロードしている量子化データをデー タバス3へ出力する。これに応じて、アドレスデ コーダ5は、アドレスデータをデコードすること により、データレジスタ6への書込が指定された ことを検出して書込パルスWPをデータレジスタ 6 に与える。その結果、データレジスタ 6 が量子化 データを読込み、次の書込パルスと量子化データ が与えられるまで当該量子化データを一時記憶す る。データレジスタ6に記憶されている量子化デ

ータは、ディジタル/アナログ(以下「D/A」という)変換回路 7 に与えられ、この D / A 変換回路 7 によってアナログ信号に変換されて、別途接続される増幅回路(図示せず)等へ出力される。

このような動作がメモリ4の量子化データ記憶 エリアの各番地に記憶されている量子化データを 読出す毎に行われる。

#### (発明が解決しようとする課題) .

従来技術によれば、CPU1が或る1つ番地の 量子化データを読出してアナログ信号に変換、でなりに変換、でアナログ信号に変し、の外部メモリ4のアドレス指定にレレスを設けるのアドレンスタ6のアドレンスタ6のアドレンスタ6のアドレンスタ6のアドレンなりの登上である。そのためのプログラムはないで、プログラム開発に時間がかかり、メモリ容量の増大を招く。

特に、ディジタル音源装置がテレビゲーム機等 のように画像表示又は画像処理と音の発生を伴う

それゆえに、この発明の主たる目的は、中央処理装置の負担を軽減でき、少ないステップ数で音の発生のための処理が可能な、ディジタル音源装置を提供することである。

この発明の他の目的は、中央処理装置に着脱自在な外部メモリカートリッジの構成を変更することにより、既存または発売済の情報処理装置の負担を変更することなく、中央処理装置の負担を経成でき、少ないステップ数で音の発生のための外理が可能な、ディジタル音源装置に用いられる外

tell to a stuff on a to the saids the day that the said to be said

部メモリカートリッジを提供することである。

#### (課題を解決するための構成)

この発明のディジタル音源装置は、ディジタル 的に情報を処理するための中央処理装置と、ディジタル 処理装置に接続されるアドレスパスならびにデータパスと、アドレスパスならびにデータパスに接続される半導体と、データパスに接続される検出手段と、ディジタル/ア ナログ変換手段とを備える。

一方、ディジタル音源装置に用いられる外部メモリカートリッジは、ディジタル的に情報を処理するための中央処理装置と、中央処理装置にそれでお接続される第1のアドレスパスおよび第1のデータバスと、第1のアドレスパスおよび第1のデータバスに接続されるコネクタとから構成され

る情報処理装置に対して奢脱自在に構成され、半 導体メモリと、基板と、一時記憶手段と、検出手 段と、書込制御手段と、ディジタル/アナログ変 換手段とを備える。

そして、半導体メモリは、所定のアドレス空間 に量子化データを記憶するための量子化データ記 憶エリアと、中央処理装置からのアクセスに応じ て少なくとも量子化データを読出制御するための プログラムデータを記憶したプログラムデータ記 憶エリアとを含む。量子化データ記憶エリアには、 一連の音を発生するための複数の量子化データが 量子化データ列として記憶され、かつ当該量子化 データ列の最後のアドレスに終了コードが記憶さ れる。プログラムデータ記憶エリア内の或るアド レスには、或るアドレス範囲の量子化データ列の 説出開始アドレスを指定するための読出開始アド レスデータが記憶される。基板は、情報処理装置 側のコネクタに替脱自在とされ、コネクタに差込 まれた際に第1のアドレスパスならびに第1のデ ータパスに接続される複数の端子部と、各端子部

を介して第1のアドレスバスならびに第1のデー タパスを半導体メモリに接続するための第2のア ドレスパスならびに第2のデータパスが形成され る。一時記憶手段は、基板上に装着されかつ第2 のデータパスに接続され、書込信号が与えられる 毎に第2のデータパスから頑次与えられる各量子 化データを順次一時記憶するものである。検出手 段は、第2のアドレスパスに接続され、中央処理 装置から半導体メモリに与えられるアドレスデー タが量子化データ記憶エリアを指定するものであ ることを検出するものである。書込制御手段は、 第2のデータバスに接続され、検出手段の出力が ある毎に一時記憶手段に書込信号を与えかつ終了 コードを検出したとき書込信号の発生を停止する ものである。ディジタル/アナログ変換手段は、 一時記憶手段に一時記憶される量子化データを順 次アナログ信号に変換して、基板の端子部を介し てアナログ信号を出力するものである。

(発明の効果)

この発明のディジタル音源装置によれば、安価

にして中央処理装置の負担を軽減でき、少ないステップ数でディジタル的に音を発生するための処理を実現できる。

(実施例)

第1 図はこの発明のディジタル音源装置の一実 施例のブロック図である。特に、第1 図は音源システムの原理を示す。

図において、CPU11には、アドレスパス12およびデータパス13を介して半導体メモリ14が接続される。メモリ14は、例えば第2図のCPUから見たメモリマップの8000H(但し、最後の桁のHは16 遠表示を表す)~FFFFHのメモリ空間で示すように、プログラムデータ記憶エリア14aと、

量子化データ記憶エリア14bとを含む。量子化データ記憶エリア14bには、一連の音を発生するための複数の量子化データ(X1~Xn-1、Yi~Yn-1 ・・・・・・・・・・)として記憶され、Y・・・・)として記憶され、当該量子化データ列(X、Y・・・・)の最後のアドレスには終了(ストップ)コードが記憶される。こで、量子化データとしてパルスでは変したで変や人の声を量子化してパルスで号変調(PCM)したものに限らず、キーボード等の人力装置でプラム的手法によって作成したものでもない。

を指定するための統出開始アドレスデータが予め 記憶されている。また、ストップコードとしては、 例えば無音を示すオールピット業のコードが用い られる。

一方、アドレスデコ2には、アドレスデコタ15が接続される。データ18およびコータ18およびコータ16、制御レジスタ18およびコーダ15は出・書5はスポータが接続される。アドレスデコーダ15はスポータには、アドレスデコーダ15は元が存むで構ては、を、大きにはエリア14bの範囲をではアータが変化に与るを記して、大きにはアークが変化に与るには、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アドローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アフローがでは、アドでは、アドローがでは、ア・ローが

統出・書込制御回路20は、アドレスデコーダ15

から量子化データ記憶エリア14b の範囲を示す検出間号が与えられる毎に書込パルス(WP)をデータレジスタ16に与え、そのときデータバス13を介して与えられる量子化データをデータレジスタ1 6にロードさせるとともに、ストップビットを検出したとき書込パルスWPの発生を停止して、データレジスタ16への書込を禁止するものである。この読出・書込制御回路20の詳細は、後述の第3図を参照して説明する。

データレジスタ16には、ディジタル/アナログ (以下「D/A」と略称する)変換回路17が接続 される。D/A変換回路17は、データレジスタ16 の記憶内容(量子化データ)をD/A変換でよる。このアナログ信号を出力するものである。このアナけは 信号が1つのまとまった量子化データ列分だする。 はいて、アナログ信号は、別途接続される増 にりて、アナログ信号は、別途接続される増 にりて、アナログにないである。 に図示せず)を介してスピーカ(図示せず)に与えられ、音として出力される。

なお、制御レジスタ18は、本願のように自動的

に量子化データをデータレジスタ16へ書込む第1 モード(エネーブル; E)と従来のようにCPU 11が毎回書込アドレスを指定することにより書込 む第2モード(ディスエーブル; D)を切換える ためのデータ(DOの L ピット)を一時記憶するの に用いられる。しかし、そのようなモード切換え を必要としない用途には不要である。

なお、アドレスデコータ15、データレジスタ16、D/A変換器17、制御レジスタ18及び統出・書込制御回路20は、生産効率の向上及び租立容易化のため、ワンチップ集積回路(IC)で構成しても良いことは勿論である。

第3図は読出・書込制御回路と関連回路の詳細図である。読出・書込制御回路20は、セレクタ21、22と停止コード検出回路23と割込信号(IRQ)発生回路24とから構成される。この停止コード検出回路23は、停止(ストップ)コードとして無音を示すオールビット零のコードが用いられる場合、オールビット零を検出可能なデューダで構成される。割込信号発生回路24は例えばD-FFで構成

される。

次に、第1図~第3図を参照して、第1図及び第3図の実施例動作を説明する。通常、CPUIIはメモリ14のプログラムデータ記憶エリア14aに予め設定記憶されているプログラムに基づいて音発生以外の動作を実行しているが、ディジタル音を発生する場合は以下の動作が行われる。

その後、ある量子化データ列(例えばX)の音

を発生させるために、CPU11は出力すべき量と 化データ(AD1)をアドレスカウンタ (図示せず)に プリをファドレスカウンタ (図示せず)に プリセットしてアドレスパス12へと につりてアドレスパス12へと につりてアドレスパス12へと につりてアドレスパス12へと につりてアドレスパス12へと にのとこのと につりてアドレスデータの につりでは、8000H で 最子によりないが を検出し、とする。 にのりないが にしたでした。 を検出し、 でしたでした。 でした。 で

一方、メモリ14は、量子化データ列Xの先頭アドレスの指定に応じて、量子化データXIを読出し、データパス13を介してセレクタ21のB入力端子に与える。このとき、セレクタ21にはストップコード検出回路23からストップコード検出出力(ハイ

レベル)が与えられていないので、セレクタ21はB人力端子からの量子化データX1を選択してデータレジスタ16に与える。従って、データレジスタ16は、量子化データX1をロード(一時記憶)する。この量子化データX1がD/A変換器17でD/A変換されてアナログ信号として出力される。

被いて、CPU11は、アドレスカウンタ (図定すせず)を歩進させて次の量子化データ X2を指スパータ K2を指スパータを発生し、アドレスデータ E M と W を B M で C M で

以後、同様にして、CPU11が量子化データ列

Xの各番地を14bを指指をですって14bを指指をですって14bを指指をですって15cとにレステク16ににレステク16に化せるのでは、カータでは、アイスを登り、アクロがアータでは、アイスを登り、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受けるのでは、アイスを受ける。では、アイスを受ける。

そして、CPU11が量子化データ列 X の最後のアドレス (ADn+1)を指定すると、メモリ14からストップコードが読出される。このストップコードがデータバス13を介してセレクタ21および停止コード検出回路23に与えられる。このとき、上述の動作と同様にして、アドレスデコーダ15が 1 パルスを発生しかつセレクタ22が書込パルスWPを出力

これと同時に、割込信号発生回路24は、停止コード検出回路23からハイレベルがありかつセレクタ22からクロックパルスが与えられていることに応じて割込信号(IRQ)を発生し、停止コード検出回路23がオールビット零以外のデータを検出してその出力をローレベルとするまで持続する。

一方、CPUilは、プログラム処理に基づいて 割込信号の有無を検出すべきタイミングで割込信 号の読込みを指定するアドレス(例えば5010H-R)を発生する。これに応じて、アドレスデコーダ15 が割込信号の読込みを示す信号を発生してゲート 回路25を開成させるので、ゲート回路25は IRQ 信号をデータバス13へ出力する。なお、第1 図実施 例に示すように、データバス13を介さずに IRQ 信号をCPU11に直接与える場合は、ゲート回路25 が不要となる。

また、量子化データ列 Y の量子 化データY I ~ Y n に基づいて音を発生する場合は、C P U I I が 先頭 アドレス (An+1)を指定した後、頭次アドレスを An+2~ Amまで歩進することにより、同様の動作が行われる。但し、C P U I I が 1 ステップで各量子 化データをデータレジスタ16へ書込むモードの設定するとモード変更する必要のない限り、不要となる。

ところで、第3図の実施例は、第6図に示す従来方式による音の発生も可能なように、CPU11が1ステップで各量子化データをデータレジスタ16へ書込む第1モードと、第6図に示す従来技術

と同様に2ステップで各量子化データをデータレジスタ16へ書込むモード(第2モード)を切換え可能に構成されている。そこで、次に2ステップで書込む第2モードの動作を説明する。

第2モードの場合は、制御レジャトに第2に対えいのDOビットに第2を行の例えば5010H)のDOビットに第第2ドの例えば5010HのDOビットに第第2を理り、10円でをは、例では、10円でをは、10円でをは、10円でをは、10円では、10

そして、2ステップで各量子化データをデータ レジスタ16へ書込む第2モードを使用する場合は、 プログラムデータ記憶エリア14aには量子化デー その後、CPU11は、第2ステップにおいて、データレジスタ16への書込を指定するアドレスデータ(5011H-W)を出力する。これがアドレスデコータ15によって検出され、アドレスデコータ15がデコード出力をセレクタ22のA入力電子に与える。セレクタ22はA入力端子への入力信号がある毎に書込パルスΨPを発生してデータレジスタ16に与える。そのため、メモリ14から量子化データが読出され、データパス13を介してセレクタ21に与えられる。セレクタ21はB入力端子に与えられる量子

and the second of the second second

化データを選択して、データレジスタ16に与えるため、データレジスタ16はこの量子化データをロードする。

上述のような 2 ステップで量子化データをデータレジスタ16へ書込む動作が各量子化データ毎に 実行される。なお、D/A変換回路17の動作は1 ステップで書込を行う第1モードと同様であるの で省略する。

なお、プログラムの設計上、従来技術と同様の 第2モードを全く必要としない用途に適用する場合は、制御レジスタ18によるモード切換回路とモード切換えのためのプログラムデータの設定が不要となる。

次に、本願の特徴となる1ステップで量子化データを書込む第1モードが従来の2ステップで量子化データを書込む第2モードよりもCPU11の負担を軽減できる理由を説明する。

第4A図および第4B図は第1図実施例(すなわち第1モード)と第6図の従来技術(第2モード)を比較するためのプログラムの図解図と書込

動作のタイムチャートを示す図であり、特に第4 A図はプログラムの図解図、第4B図は動作タイムチャートを示す。

そこで、タイムチャートを比較すると、本願実施例では、1ステップ(4サイクル)期間の前半で読出アドレス指定が行われ、後半で量子化データの読出しと同時にデータレジスタ 6 への書込み

が行われている。これに対して、従来技術では、 奇数ステップ期間の前半で読出アドレス指定が行 われかつ後半でアキュムレータにロードされている量子化データの書込が行われ、偶数ステップ期間の前半で書込アドレス指定が行われかつ後半で アキュムレータにロードされている量子化データ を読出すと同時にデータレジスタ 6 への書込が行 われる。

 極めて有効となる。そこで、以下には本願発明を テレビゲーム機に適用した場合について説明する。

第5図はこの発明の他の実施例のブロック図であり、特にテレビゲーム機に適用した場合のテレビゲーム機本体30とこの実施例の特徴となる外部メモリカートリッジ40のブロック図を示す。

図において、テレビゲーム機本体30はCPU
11'を含み、CPU11' はアナログ音源回路11a
を含む。アナログ音源回路11a は、例えば2種類の方形波と三角波と正弦波の4種類のサウンドジェネレータを含む。アナログ音源回路11a の出力・は、第1アナログ信号として出力され、エッジコネクタ31を介して後述の外部メモリカートリッジ40へ導かれる。

一方、CPU11'には、第1のアドレスパス12 および第1のデータパス13を介してエッジコネク タ41が接続される。エッジコネクタ31には、画像 用アドレスパス32およびデータパス33を介して画 像処理装置(以下「PPU」と略称する)34が接 続される。このPPU34は、CPU11'の制御の 下で、後述のキャラクタメモリ46から与えられるキャラクタデータに基づいて走査形ディスプレイの走査に同期したドッドデータを発生し、映像信号として出力するものであり、例えば特開昭59-11814号(対応USP.4824106)の技術が用いられる。

よびデータバス45には、キャラクタメモリ46が接続される。

メモリ14' はプログラムデータ記憶エリア14a' と量子化データ記憶エリア14b を含む。量子化デ ータ記憶エリア l4bには、第1図実施例と同様に ディジタル音顔として用いるための量子化データ が記憶される。プログラムデータ記憶エリア14a。 には、PPU46を制御して画像表示するためのプ ログラムデータに加えて、アナログ音源回路lla でアナログ的に音を発生するためのデータが記憶 される。例えば、サウンドジェネレータのどの程 類の単一又は組合せのサウンドジェネレータを選 ぶかを指定するためのサウンド種類データや、音 程又は音色を指定するための周波数や波形等のデ ータ等が記憶される。これらのアナログ音録用デ ータは単独で記憶するのみならず、量子化データ と同期して出力できるようにプログラム設定して おけば、アナログ音源とディジタル音源の 2 系統 の音を合成して発生することが可能となり、変化 に富んだ音を発生でき、効果音としても有効とな

る。また、プログラムデータ記憶エリア14a°には、 【RQ信号があったときに元の画像表示のための 動作に復帰するためのプログラムデータも設定記 憶される。

そして、A/D変換回路17の出力である第2ア ナログ信号を、音源回路 lla 出力の第1アナロ グ信号と合成して出力するために、A/D変換回 路17の出力端からの導電パターンが抵抗47aを介 して基板41のエッジ部分の端子48aまで延びるよ うに形成される。また、端子48a には、アナログ 音源回路 i la からの第1アナログ信号の出力ライ ンに対応する位置の端子48b および抵抗47b を介 して形成された導電パターンが接続される。これ によって、第1アナログ信号と第2アナログ信号 とが基板41上で合成された後、エッジコネクタ31 を介してテレビゲーム機30から導出されることに なる。なお、この実施例のアドレスデコーダ15. データレジスタ16. A/D変換回路17. 制御レジ スタ18および読出・書込制御回路20の動作は、第 1図実施例と同様のため、その説明を省略する。

4、図面の簡単な説明

第1図はこの発明の一実施例のディジタル音*類* 装置のブロック図である。

第2図はCPUのメモリ空間を図解的に示した メモリマップである。

第3図は読出・書込制御回路と関連回路の詳細 図である。

第4A図および第4B図は第1図実施例(第1モード)と第6図の従来例(第2モード)を比較するためのプログラムの図解図と書込動作のタイムチャートを示す図であり、特に第4A図はプロ

MP 20

D/A変換回路

データレジスタ

1チップ I C

IRQ


グラム図解図、第 4 B 図は動作タイムチャートを示す。


第5図はこの発明の他の実施例のブロック図であり、特にテレビゲーム機に適用した場合のテレビゲーム機本体30とこの発明の特徴となる外部メモリカートリッジ40のブロック図を示す。

図において、11及び11'はCPU(情報処理装置)、14及び14'は半導体メモリ、14aはプログラムデータ記憶エリア、14bは量子化データ記憶エリア、15はアドレスデコーダ(検出手段)、16はデータレジスタ(一時記憶手段)、17はD/A・変換回路、18は制御レジスタ、20は統出・書込制御回路(書込手段)、30はテレビゲーム機本体、40は外部メモリカートリッジを示す。

特許出願人 任天堂株式会社







∯ய வுநாயாட்ட வுடிய அரச் பாரம் இருக்கும்.

34 4 A Ø

74256-9

CPU

第1図

00~07

半導体メモリ


R/W


A15

アドレス	命令	本願 オペランド	サイクル	命令	従来技術 オペランド	サイクル
AD 12 AD 3 AD 4 AD 50 AD 67 AD 60 AD 60 AD 60	LDA LDA LDA LDA LDA LDA	X1 X2 X3 X4 X5 STPC	444441111		X1 R-AD X2 R-AD X3 R-AD X4 R-AD X5 R-AD	4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4

第 4 8 図

果	4 8 22 .
本題	ステップ1 ステップ2 ステップ3 ・・ ステップ6
アドレス バス	ADIX X1 ADZ X2 AD3 X3 AD4 · · AD6 STPC
アドレス デコーダ	
データ レジスタ書込 I RQ	X1 X 12 X X3 X · · 15 X X1PC X
従来	ステップ! ステップ2 ステップ3 ・・ ステップ10
アドレス バス	AD1 X1 \ AD2 \ (R-AD) \ AD3 \ X2 \ \ AD4 · · \ \ \ AD10 \ (R-AD)
データ レジスタ書込	X1X X X x5X
R/W信号	





税 補 正 書 (方式)

特許庁長官殿

1. 事件の表示

平成 2年特許願 第16473号

2.発明の名称

ディジタル音源装置、およびそれに用いられる外部メモリ

カートリッジ

3.補正をする者

事件との関係 特許出願人

住所 〒605 京都市東山区福稲里等比較 0 香地

名称

代表者 山 内

075 (541) 6111 (内330)

4. 補正命令の日付

平成2年4月24日

5. 補正の対象

明細書の図面の簡単な説明の欄



- 6. 紂正の内容
  - (1) 明細書第35頁第6行を下記の文章に訂正する。

12

モリカートリッツ40のブロック図を示す。

第6図は従来のディジタル音源装置の一例の回路図を示す。

以上

DIALOG(R)File 347:JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 02546677 GRAPHIC DISPLAY DEVICE

PUB. NO.:

63-163577 [JP 63163577 A]

PUBLISHED:

July 07, 1988 (19880707)

INVENTOR(s): MIZUTA MASANORI

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

61-309297 [JP 86309297]

FILED:

December 25, 1986 (19861225)

#### **ABSTRACT**

PURPOSE: To share a keyboard and a CRT display device, to reduce a cost and to improve an operability by switching which graphic processor processes data inputted from one set of the keyboard.

CONSTITUTION: The two graphic processors 3, 4 are logically connected to an interface 105 between the keyboard 17 and a keyboard connecting part 8 by the logically same interface 104. A picture synthesis logical part 5 synthesizes graphic displaying data outputted from the graphic processors 3, 4 and displays it on a CRT display part 6 according to a multiwindow display. The screen of the CRT display part 6 is the multiwindow display and constituted of a window A, a window B and a back plane C. For instance, the window A is controlled by the graphic processor 3 and the window B and the back plane C are controlled by the graphic processor 4. Thereby, the wastefulness in the constitution of a system is eliminated and the operability can be improved.

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.